IBM证明0.7纳米芯片可行，但量产工厂最早5年后才会有

IBM奥尔巴尼研究实验室制造出一颗在0.7纳米节点运行的芯片，突破了众多工程师认为本十年内无法实现的1纳米大关。这颗芯片在指甲盖大小的面积上集成了近1000亿个晶体管。实验室演示结果属实，但大规模商业量产至少还需5年。

这一架构被称为nanostack，其工作原理是将晶体管排列成两个垂直层，而非单一的平面层。每层包含三张纳米薄片，每张厚15个原子，层间采用交错而非对齐的方式排列，以简化层间电气连接的布线，并降低可能使设计无法量产的缺陷率。今年量产主流的台积电2nm工艺采用单层平面纳米薄片设计，而IBM在此基础上增加了第二层。中国本土的中芯国际与长江存储等企业也在追赶前沿制程，这一突破将进一步拉开与现有技术的差距。

与2021年IBM自家2nm芯片相比，性能提升显著：相同功耗下算力提升50%，或相同工作负载下能效提升70%，SRAM密度提高40%。对于2025年合计在计算基础设施上投入约3000亿美元的AI数据中心运营商而言，70%的能效提升绝非抽象数字。这将改变数据中心建设的经济逻辑，降低如今已成为AI推理首要运营成本的电力开支，并缩减各国正被要求建设的基础设施规模。

IBM与Lam Research、东京电子、SCREEN和ASML合作开发了nanostack制造所需的工艺设备。目前这些企业均未公布量产时间表。IBM自身路线图预计最快5年内商业化导入；麻省理工学院科技评论根据相同数据得出的分析则估计，广泛部署需要10年。差距的原因在于工程难度。垂直叠放晶体管会成倍增加故障模式，热预算也相当紧张：第二层的所有构建过程必须维持在400°C以下，否则会损坏第一层已形成的连接。研究规模下这一限制尚可控制，但在年产数十亿颗芯片的工厂中，它将决定实验室成果能否转化为商业产品。

nanostack所确立的是，晶体管密度仍有望继续翻倍。半导体行业多年来悬而未决的问题——摩尔定律是否已触达物理极限——有了答案：尚未。前进之路在于垂直方向。IBM半导体路线图预计将基于nanostack架构实现至少10年的持续扩展。这一密度的首批商用芯片预计最早于2031年问世。

标签: ASML, IBM, nanostack, semiconductors, TSMC